## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-180483

(43) Date of publication of application: 13.08.1986

(51)Int.CI.

H01L 29/78

(21)Application number : **60–020329** 

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

05.02.1985

(72)Inventor: EZAKI TAKEYA

**ISHIKAWA OSAMU** 


**WAKABAYASHI MUTSUKO** 

## (54) MOS SEMICONDUCTOR DEVICE WITH HIGH WITHSTAND VOLTAGE

(57) Abstract:

PURPOSE: To provide a MOS semiconductor device with a high withstanding voltage and large current, by forming a first drift region with a low concentration in a principal surface portion including a section positioned just below one end of a gate, and a second drift region with a medium concentration while being continued with the first drift region.

CONSTITUTION: A gate 3 is formed through a gate oxide film 2 which is grown on a principal surface of a P-type semiconductor substrate 1. Just below one end of the gate 3, a source 4 being a high concentration N+ region is formed. Near the other end, a first drift region 5 being a low concentration N-type region is formed. A second drift region 6 being a medium concentration N-type region is formed while being continued with the first drift region 5, and a drain 7 of a high concentration N+ region being contacted with the second drift region 6 and a metal electrode therefor are formed. A field electrode 10 is formed through an inter-layer insulating film 9. In this way, a uniform electric field distribution can be produced, and a high withstanding voltage and large current can be attained using said device.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## ⑨日本国特許庁(JP)

①特許出願公開

# ⑩公開特許公報(A) 昭61-180483

Solnt Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)8月13日

H 01 L 29/78

8422-5F

審査請求 未請求 発明の数 1 (全3頁)

②特 願 昭60-20329

**愛出** 願 昭60(1985)2月5日

回発 明 者 江 回発 明 者 石

門真市大字門真1006番地門真市大字門真1006番地

松下電器座菜株式会社内

勿発 明 者

石 川 若 林

儜

略 基

門真市大字門真1006番地

松下電器產業株式会社内

切出 頤 人 松下電器産業株式会社

門真市大字門真1006番地

②代 理 人 弁理士 中尾 敏男

外1名

明 細 書

1、発明の名称

高耐旺¥OS型半導体装置

- 2、特許請求の範囲

  - (2) 第1 および第2 ドリフト領域の境界が、フィ

. . .

-ルド電極の低度中央にあることを特徴とする 特許請求の範囲第1項に記載の高耐圧MOS型 半導体装置。

3、発明の詳細な説明

産業上の利用分野

との発明は、高耐圧で高電流の NOS型半導体 装置に関するものである。

従来の技術

模型半導体装置に於て、ドレイン耐圧を高める ために、ドレインをゲートから離し(オフ・セット)その間にドレインより低濃度のドリフト領域 を形成することは従来から行なわれている〔たと えば特開昭50-93083号公報〕。

また、ドリフト領域上に絶縁膜を介してソース に接続されたフィールド電極を設けて、ドリフト 領域内の電界集中を防止することもなされている 〔たとえば電子通信学会論文誌 C , J 8 3 - C . P 2 5 4 吉田他 )。

発明が解決しようとする問題点

しかし、高耐圧化するにはドリフト領域の濃度

を下げなければならず、そうするとオン抵抗が高くドレイン電流が低下する。またフィールド電徳 による高耐圧化の効果を発揮させるには、フィー ルド電極下の絶縁膜厚を薄くしなければならず、 それによって静電容量の増大という新たな問題を 生じていた。

問題点を解決するための手段

本発明は前記問題点を解決するために、ドリフト領域内の電界のより一層の均一化を図り、ドリフト領域の不純物濃度を実質的に増大せしめて高電流化を達成するものである。

作用

本発明は上記した構成により、MOS型半導体 装置の高融圧化あるいはドリフト領域の濃度が高 められオン抵抗が低下することによる高電流化が 達成される。

**天施例** 

本発明の高耐圧 MOS型半導体装置の概要について説明すると、まず発明者らは、ドリフト領域内における電界集中は、第1にゲート端部で最も

また、電界の谷間が生じるゲート端とフィールド電極端の中央部において、第1 および第2 ドリフト領域が接続されている構成にするとさらに電界の均一化が達せられる。これは、濃度が高くをる個所で電界が高することを利用している。この様にして電界集中が抑制された結果高耐圧化が達せられ、また耐圧を上げなくてよければ、その分ドリフト領域の濃度が高められ高電流化が達せられる。

以下に本発明の実施例について図面と共に説明する。

(実施例1)

第1図において、p型(100)16Ωーcm半 海体基板1の一主面上に、0.1ミクロン厚の熱酸 化膜(S102) であるゲート酸化膜2が成長せし められていて、それを介して多結晶シリコンの 〇.4μ厚のゲート3がゲート長3ミクロンで形成 されている。ゲート3の一方の端部直下には10<sup>20</sup> cm<sup>-3</sup> 程度の高濃度 n<sup>+</sup> 領域であるソース4が、ま た他方の端部近傍には、2~10×10<sup>15</sup>cm<sup>-3</sup> 程 高く、ことで耐圧が決定されていること、その次でにフィールド電筋の端部に生じること、およびその電界強度はそれぞれの直下に存在する絶縁膜が薄い程高くなること、さらにそれらの高電界領域のほぼ中間には、電界の谷間が存していること等に着目した。また云うまでもなくそれらの電界強度はドリフト領域の不純物濃度が高い程高い。

度の低級度 n 型領域である第1ドリフト5が、またそれに縦続して第1ドリフト5よりは高速度で10~30×10~5cm~3程度のn型領域である第2ドリフト8が、さらに第2ドリフト8に接のであるドレインであるである。第1かよび第2ドリフト6・6上には0.6ミクロン厚の層間絶縁膜9を介して、1ミクロン厚のアルミによるフィールド電極10が形成されている。フィールド電極10が形成されている。フィールド電極10は、ゲート3上を通過して、ソース4へ接続されている。

第2図は、実施例装置の作用を説明するための 電界分布図で、機軸は第1図と対応した主面に沿った位置を表わす。電界のピーク(B1および B2)は、従来例(点線)においても本発明(実 線)においてもほぼ同じゲート3端部およびフィ ルド電極10端部に生じるが、従来例では、 B1>B2であったのが、本発明ではB1/~B2′ となり、最大電界強度が低下することが図示され ている。

### 特開昭61-180483 (3)

#### ( 突施例 2 )

第3図は、第1図と基本的に同じであり、同一個所には同一番号が付してある。違いは、第1 および第2ドリフト5かよび8の境界が、フィールド電極10の役所中央部に位置していることである。第4図に、第3図と位置的に対応させて電界分布が示してある。第2図の実練と比べてきらに電界が一様化することが示されている。第4図において点線は第1図に示す実施例の特性を示す。

#### 発明の効果

以上述べてきたように、本発明によれば最大電界が生じるゲート端近傍と、その次の電界が生じるフィールド端近傍とにかいて、ドリフト領域の渡を異ならしめ電界ピークを等しくし、またのリフト領域の渡底の変化位置をフィールド電筋の路中央部とすることにより電界の谷間をなるとでをである。これにより高耐圧化あるとにより、ドリフト領域の渡底が高められることにより、ドリフト領域の渡底が高められることにより、ドリフト領域の渡底が高められることにより、


オン抵抗が低下し、高電流化が達せられるという 効果が生じる。

### 4、図面の簡単な説明


第1図は本発明の第1の実施例におけるMOS型半導体装置の断面図、第2図は同装置の電界分布を従来の装置と比較して示す図、第3図は本発明の第2の実施例におけるMOS型半導体装置の断面図、第4図は同装置の電界分布を第1の実施例と比較して示す図である。

1 …… P型半導体基板、2 ……ゲート酸化膜、3 ……ゲート、4 ……ソース、7 ……ドレイン、5 ……第 1 ドリフト、6 ……第 2 ドリフト。


第 1 図




第 2 図



第 3 図



第 4 図



THIS PAGE BLANK (USPTO)